チップレットが物理的になる: シリコンを組み合わせて使用​​する時代が近づいている

チップレットが物理的になる: シリコンを組み合わせて使用する時代が近づいている

チップレットは、ビルディング ブロックのように組み合わせるように設計されたモジュール式半導体ダイであり、エンジニアがさまざまなメーカーの特殊なシリコンを単一の高性能パッケージに組み合わせることを可能にします。このアーキテクチャの変化は、チップ設計のルールを根本的に書き換えており、その波及効果は、AI やクラウド インフラストラクチャから現代の企業を運営するビジネス ツールに至るまで、コンピューティング パワーに依存するあらゆる業界を再構築することになります。

チップレットとは正確には何ですか?また、チップレットがモノリシック チップに取って代わる理由は何ですか?

数十年にわたり、半導体業界は、単一のモノリシック ダイにできるだけ多くのトランジスタを詰め込むという単純な原理に基づいて運営されてきました。ムーアの法則が安定してトランジスタ密度を 2 年ごとに 2 倍に保ったときには、これは見事に機能しました。しかし、物理的な制限が厳しくなり、3nm や 2nm などの最先端ノードの製造コストが高騰するにつれて、モノリシック設計の経済性に亀裂が入り始めました。

チップレットは、チップの機能をより小さな独立して製造されたダイに分散することで、この問題を解決します。プロセッサーは、3nm プロセスで作られた高性能コンピューティング ダイと、成熟した 7nm ノードで構築されたコスト効率の高いメモリ コントローラーを組み合わせ、Intel の EMIB や AMD の Infinity Fabric などの高度なパッケージング テクノロジを介して接続される場合があります。その結果、すべてのコンポーネントに最も高価な製造プロセスを強いることなく、各機能でクラス最高のパフォーマンスを達成するチップが誕生しました。

AMD の EPYC プロセッサと、UltraFusion アーキテクチャを備えた Apple の M シリーズ チップは、初期の実証ポイントです。シリコンの組み合わせの時代は理論上のものではなく、すでに生産されており、急速に勢いを増しています。

チップレット エコシステムは実際にどのように形成されているのでしょうか?

独自のチップレット実装からオープンで相互運用可能なエコシステムへの移行は、この 10 年間の重要な発展です。 Intel、AMD、ARM、TSMC、Samsung が支援する Universal Chiplet Interconnect Express (UCIe) 標準は、さまざまなベンダーのチップレットが確実に通信できるようにする共通の物理層とプロトコル層を確立しました。

この標準化により、新たなサプライチェーンのダイナミックさが解放されます。

専門チップレット ベンダーは、AI アクセラレータ、高帯域幅メモリ インターフェイス、セキュリティ プロセッサなど、特定の機能に合わせたクラス最高のダイを構築し、システム インテグレータに販売できます。

ファブレス チップ設計者は、コンピューティング、メモリ、および I/O チップレットを独立して調達できるため、市場投入までの時間と資本リスクが軽減されます。

Google、Microsoft、Amazon などのクラウド ハイパースケーラーは、チップレットを使用してカスタム シリコン スタックを設計し、大規模なワークロードあたりのコストを最適化しています。

自動車および産業用 OEM は、完全なカスタム シリコン設計をゼロから行う法外なコストをかけずに、ドメイン固有のプロセッサを組み立てることができます。

事前検証済みのダイをライセンス供与して統合できるチップレット マーケットプレイスの出現は、シリコンがオーダーメイドのハードウェアではなくソフトウェア コンポーネントのように動作し始めていることを示しています。

チップレットの普及を妨げている最大の技術的およびビジネス的課題は何ですか?

約束にもかかわらず、チップレットの採用には摩擦がないわけではありません。マルチダイ パッケージ全体の熱管理は、モノリシック チップの冷却よりもはるかに複雑です。ダイツーダイ相互接続における信号の整合性には、高精度のパッケージングが必要ですが、これを大規模に確実に提供できるのはほんの一握りの OSAT (半導体組立およびテストの外部委託会社) だけです。

「チップレット設計で最も難しい部分はシリコンではなく、統合です。先進的なパッケージングは​​今や競争力のある差別化のための新たな戦場であり、これを習得することで次世代のチップリーダーを他のチップリーダーから引き離すことになります。」

ビジネス側では、複数のベンダーのチップレットが 1 つのパッケージに組み合わされると、知的財産の保護が複雑になります。テストと歩留まり管理も変化します。1 つのチップレットに欠陥があると、組み立てられたパッケージ全体が損なわれる可能性があり、

Related Posts

• DJBの暗号学的オデッセイ：コードヒーローから標準規格の批評家へ
• macOS のあまり知られていないコマンドライン サンドボックス ツール (2025)
• HUD、非市民を公営住宅から退去させる規則を提案
• CXMT は、一般的な市場価格の約半分の価格で DDR4 チップを提供してきました。